在高速PCB设计中，如何通过仿真工具验证铺铜对信号完整性的影响?

　　23年PCBA一站式行业经验PCBA加工厂家今天为大家讲讲在高速PCB设计中，如何通过仿真工具验证铺铜对信号完整性的影响。在高速PCB设计中，铺铜(Plane)并非简单的“接地”或“铺满铜皮”，它本质上是信号回流路径和参考平面的核心组成部分。通过仿真工具验证其影响，是确保信号完整性(SI)的关键步骤。

　　高速PCB设计通过仿真工具验证铺铜对信号完整性的影响

　　一、 仿真前的模型准备：如何“画”出真实的铺铜

　　仿真结果的准确性，首先取决于你导入的模型是否真实反映了铺铜的物理特性。

　　操作提示：在Allegro中，使用Export -> IPC2581 或 Auto Export to Sigrity 通常比传统的.brd 文件能保留更完整的铺铜和材料信息。

　　二、 仿真验证的三大核心场景

　　铺铜对信号的影响主要体现在“回路”上。你需要针对以下三种场景分别设置仿真：

　　场景1：验证参考平面连续性(最致命的影响)

　　问题：信号线在换层时，如果第二层没有完整的铺铜(被分割或镂空)，回流路径会被迫绕远路，产生巨大的电感，引发阻抗突变和边沿振铃。

　　仿真方法：

　　提取拓扑：提取包含换层过孔的完整链路(Driver -> Via -> Receiver)。

　　TDR仿真：

　　工具：Sigrity TDR/TDT, ADS TDR。

　　观察点：在阻抗曲线上，重点关注过孔区域。良好的铺铜会显示平滑的阻抗曲线(如50Ω±10%)。若出现阻抗尖峰(如飙升至70-80Ω)或塌陷，说明反焊盘过大(电容小)或参考平面不连续(电感大)。

　　眼图仿真：

　　在平面不连续点，眼图会呈现明显的闭合(高度减小)或双线(重影，源于反射)。

　　场景2：验证电源噪声耦合(PDN阻抗)

　　问题：相邻层的信号线会通过铺铜之间的平板电容耦合电源噪声。同时，铺铜的谐振(谐振腔效应)会在特定频率点放大噪声。

　　仿真方法：

　　Power-Aware SI(如Sigrity PowerSI)：

　　在提取S参数时，勾选“Include Power/Ground Nets”。

　　对比“仅考虑GND”和“同时考虑Power/Gnd”两种模式下的S21(插损)和S11(回损)。在谐振频率点(如1GHz附近)，有电源噪声参与的仿真通常插损会恶化(凹陷更深)。

　　Z参数(阻抗)分析：

　　在电源分配网络(PDN)仿真中，查看VCC铺铜的Z11阻抗曲线。目标是在目标频段(如0-100MHz)保持低阻抗。如果铺铜距离过远或去耦电容不足，阻抗曲线会过早地“抬头”。

　　场景3：验证跨分割影响(Return Path)

　　问题：信号线跨越铺铜的分割间隙(如模拟地AGND和数字地DGND之间的裂缝)。

　　仿真方法：

　　场求解器(3D EM)：使用HFSS 3D Layout或CST。

　　建模时，刻意保留一条跨越分割的微带线。

　　结果：观察电场分布图(E-Field)。你会看到信号在跨分割点，电场线会“喷射”出来，绕很远的路才能找到回流点，而不是紧贴信号线下方。这直观证明了EMI辐射的增大。

　　量化指标：查看该情况下的差模转共模(Sdc21/Sdc11)参数，数值会显著恶化。

　　三、 关键仿真结果解读与判断标准

　　四、 实用技巧与避坑指南

　　不要迷信“全板铺铜”：对于>10Gbps的信号，表层的随机碎铜(Floating Shape)会像天线一样耦合噪声。仿真时，如果表层有无关的孤岛铜皮，删除它们往往能改善眼图。

　　仿真边界(Boundary)设置：在3D EM工具中，如果铺铜是无限大的理想平面，结果会很好;但实际PCB尺寸有限，需将仿真边界设置为辐射边界(Radiation)或PML，以模拟边缘反射，这样结果更真实。

　　直流压降(DC Drop)：对于电源铺铜，别忘了运行DC仿真。薄的铺铜在远距离供电时，电压会掉到芯片工作电压以下，导致芯片失效。仿真会直接显示“红色”危险区域。

　　总结：铺铜仿真的核心逻辑是“让电子回家(回流)的路更顺畅”。通过TDR看阻抗连续性，通过S参数看频域谐振，通过3D场看路径分布。一旦仿真发现异常，优先修改的不是走线，而是调整铺铜的形状、叠层顺序和过孔间距。

　　关于在高速PCB设计中，如何通过仿真工具验证铺铜对信号完整性的影响的知识点，想要了解更多的，可关注领卓PCBA，如有需要了解更多PCBA打样、PCBA代工、PCBA加工的相关技术知识，欢迎留言获取!